晶圓
單管
模塊
「技術介紹」提高SiC Trench MOSFET可靠性的一種制備方法
第三代半導體材料SiC(碳化硅)是由碳元素和硅元素穩(wěn)定結合而成的晶體,具有寬禁帶、高熱導率、高載流子飽和遷移率等優(yōu)越性能,在高功率、高頻率、高電壓等領域有著獨特優(yōu)勢及廣泛前景。SiC材料本身具有的這些優(yōu)勢使得SiC功率器件能夠在目前大部分的功率器件應用范圍內展現(xiàn)出足以取代Si基功率器件的潛力。
目前,SiC功率器件已經(jīng)在650V~1200V電壓等級的區(qū)間占有了一部分市場。其中SiC Trench MOSFET器件憑借導通電阻小、元胞密度大等優(yōu)勢成為SiC功率器件的研究熱點之一。但由于溝槽的引入導致在柵氧化層拐角處容易集中極大電場,使柵氧化層被擊穿,存在可靠性問題。因此本領域需一種新的SiC Trench MOSFET器件及其制備方法,以有效地保護溝槽底部的柵氧化層,提高器件的可靠性。
為解決上述現(xiàn)有技術中柵氧化層拐角處容易集中電場造成柵氧化層被擊穿的不足,芯達茂設計了一種SiC Trench MOSFET器件制備方法。芯達茂采取多次不同角度不同濃度的斜注入方式,會形成如示意圖1中溝槽兩個底角被P離子區(qū)所包圍且側面有一段N型離子區(qū)的結構。再按正常SiC Trench MOSFET器件制備工藝,繼續(xù)作業(yè),最終形成結構如圖2所示,可見溝槽底部兩個角已被P型離子區(qū)所包圍,該離子區(qū)可降低底角處的電場從而起到保護作用。
△圖1
△圖2
芯達茂已使用仿真軟件進行仿真,并與傳統(tǒng)SiC Trench MOSFET結構進行對比,如圖3。
△圖3
上面是有做底角保護的結構下面是傳統(tǒng)結構,經(jīng)過對比BVDSS(>1200V)新結構擊穿電壓更佳,如圖4所示。
△圖4
結構仿真后有進行電場強度分析,確認底角有P離子區(qū)保護的結構電場強度有明顯的降低。并且通過提高保護層的P離子濃度可以進一步降低底角電場強度從而達到更好的保護作用,如圖5所示。
△圖5
「技術介紹」提高SiC Trench MOSFET可靠性的一種制備方法
第三代半導體材料SiC(碳化硅)是由碳元素和硅元素穩(wěn)定結合而成的晶體,具有寬禁帶、高熱導率、高載流子飽和遷移率等優(yōu)越性能,在高功率、高頻率、高電壓等領域有著獨特優(yōu)勢及廣泛前景。SiC材料本身具有的這些優(yōu)勢使得SiC功率器件能夠在目前大部分的功率器件應用范圍內展現(xiàn)出足以取代Si基功率器件的潛力。
目前,SiC功率器件已經(jīng)在650V~1200V電壓等級的區(qū)間占有了一部分市場。其中SiC Trench MOSFET器件憑借導通電阻小、元胞密度大等優(yōu)勢成為SiC功率器件的研究熱點之一。但由于溝槽的引入導致在柵氧化層拐角處容易集中極大電場,使柵氧化層被擊穿,存在可靠性問題。因此本領域需一種新的SiC Trench MOSFET器件及其制備方法,以有效地保護溝槽底部的柵氧化層,提高器件的可靠性。
為解決上述現(xiàn)有技術中柵氧化層拐角處容易集中電場造成柵氧化層被擊穿的不足,芯達茂設計了一種SiC Trench MOSFET器件制備方法。芯達茂采取多次不同角度不同濃度的斜注入方式,會形成如示意圖1中溝槽兩個底角被P離子區(qū)所包圍且側面有一段N型離子區(qū)的結構。再按正常SiC Trench MOSFET器件制備工藝,繼續(xù)作業(yè),最終形成結構如圖2所示,可見溝槽底部兩個角已被P型離子區(qū)所包圍,該離子區(qū)可降低底角處的電場從而起到保護作用。
△圖1
△圖2
芯達茂已使用仿真軟件進行仿真,并與傳統(tǒng)SiC Trench MOSFET結構進行對比,如圖3。
△圖3
上面是有做底角保護的結構下面是傳統(tǒng)結構,經(jīng)過對比BVDSS(>1200V)新結構擊穿電壓更佳,如圖4所示。
△圖4
結構仿真后有進行電場強度分析,確認底角有P離子區(qū)保護的結構電場強度有明顯的降低。并且通過提高保護層的P離子濃度可以進一步降低底角電場強度從而達到更好的保護作用,如圖5所示。
△圖5